Flip-flop SR
El flip-flop SR (set-reset) es la celda de almacenamiento síncrona más simple. En un flanco de subida del reloj S=1 pone Q a 1, R=1 pone Q a 0 y S=R=0 mantiene el valor anterior. La combinación S=R=1 está prohibida porque pide activar y reiniciar la celda a la vez, dejando Q y Q' indefinidos. Las entradas asíncronas PRE y CLR actúan de inmediato (CLR gana). El flip-flop SR es el ancestro conceptual de todos los demás y se corresponde directamente con el latch de compuertas cruzadas que hay dentro de los bits de memoria reales.
Set, reset y el estado prohibido
Conecta S y R a dos interruptores y aplica el reloj. Pulsa S para fijar Q=1, pulsa R para fijar Q=0 y deja ambos en bajo para recordar. Evita activar S y R a la vez: la tabla característica marca esa fila como prohibida porque las salidas dejan de ser complementarias y el estado final es impredecible.
| S | R | Q(t+1) |
|---|---|---|
| 0 | 0 | Q(t) (hold) |
| 0 | 1 | 0 (reset) |
| 1 | 0 | 1 (set) |
| 1 | 1 | forbidden |
Tabla de excitación
Para leer la tabla de excitación: para mantener Q en 0 deja S=0 (R indiferente); para pasar de 0 a 1 activa S y borra R; para pasar de 1 a 0 borra S y activa R; para mantener Q en 1 deja R=0 (S indiferente). Las condiciones indiferentes muestran por qué la lógica SR puede ser compacta, pero la entrada prohibida sigue limitando el diseño, que es el compromiso que resuelve el flip-flop JK.
| Q(t) | Q(t+1) | S | R |
|---|---|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | X | 0 |
Una celda de almacenamiento / antirrebote de un bit
Un solo flip-flop SR es una memoria completa de un bit: un botón Set fija Q en alto y un botón Reset lo fija en bajo, y Q se mantiene entre pulsaciones sin alimentar los botones. La misma estructura set/reset es el corazón de un antirrebote de interruptor, donde el primer flanco limpio de un contacto que rebota fija el estado y los rebotes posteriores se ignoran.
Citas
- Eccles, W. H., & Jordan, F. W. (1919). A trigger relay utilising three-electrode thermionic vacuum tubes. Radio Review, 1(3), 143-146.. Referencia 1
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson.. Referencia 2
- Shannon, C. E. (1938). A symbolic analysis of relay and switching circuits. Transactions of the American Institute of Electrical Engineers, 57(12), 713-723.. Referencia 3