Registro de desplazamiento SIPO

Un registro de desplazamiento SIPO (entrada serial, salida paralela) acepta un bit a la vez en su entrada serial DATA y desplaza la palabra almacenada a la izquierda en cada flanco de subida del reloj, de modo que el bit más nuevo entra en la posición Q0 y los bits antiguos suben hacia Q(N-1). Tras N relojes, toda la palabra queda disponible en paralelo en las N salidas Q. Un Reset asíncrono borra el registro a 0. Los registros SIPO convierten una sola línea serial en una palabra paralela, la mitad receptora de la conversión serie a paralelo.

Básico

Entrada serial, salida paralela

Alimenta DATA desde un interruptor, CLK desde un Clock y coloca un LED en cada salida Q. Fija DATA y pulsa el reloj: el bit que introdujiste enciende Q0, y en el siguiente reloj pasa a Q1 mientras un bit nuevo entra en Q0. Tras unos relojes, la fila de LEDs muestra el flujo serial desplegado en paralelo. Pulsa Reset para borrar todo el registro.

ClockDATAQ3 Q2 Q1 Q0
reset-0 0 0 0
110 0 0 1
200 0 1 0
310 1 0 1
411 0 1 1
Intermedio

Ver cómo se desplazan los bits

Cada flanco de subida ejecuta valor = (valor << 1) | DATA, enmascarado a N bits. Así el registro se comporta como una ventana móvil sobre los últimos N bits seriales. Introduce un patrón conocido y podrás verlo avanzar por las salidas una posición por reloj, que es exactamente como un receptor rearma un byte que llega bit a bit.

Ver cómo se desplazan los bits
Avanzado

Un contador en anillo

Realimenta la última salida Q(N-1) a la entrada DATA y precarga un único 1. Ese bit solitario circula ahora por el registro, un paso por reloj, así que exactamente una salida está en alto a la vez en un patrón rotativo sin fin. Este contador en anillo es un secuenciador one-hot compacto, perfecto para excitar fases de un motor paso a paso, escanear un teclado o encender LEDs en persecución.

Un contador en anillo

Citas

  • Maity, H., Banerjee, S., Biswas, A., Pal, A., & Bhattacharjee, A. K. (2020). Design of reversible shift register using reduced number of logic gates. Micro and Nanosystems, 12(1), 42-48.. Referencia 1
  • Wakerly, J. F. (2018). Digital design: Principles and practices (5th ed.). Pearson.. Referencia 2