Registro de desplazamiento PISO
Un registro de desplazamiento PISO (entrada paralela, salida serial) hace lo contrario de un SIPO. Al activar Reset se cargan de golpe las N entradas paralelas D en el registro; luego, en cada flanco de subida del reloj, desplaza la palabra a la derecha y presenta un bit a la vez en la única salida serial Q, empezando por el bit menos significativo. Tras N relojes, toda la palabra ha salido en serie. Los registros PISO convierten una palabra paralela en un flujo serial, la mitad transmisora de la conversión paralelo a serie y la base de los enlaces de datos seriales.
Cargar en paralelo, sacar en serie
Configura las entradas D con interruptores para formar una palabra y luego pulsa Reset para cargarla. Ahora cada flanco de subida del reloj empuja un bit por la salida serial Q, empezando por el menos significativo. Observa Q en un LED mientras aplicas el reloj: reproduce el patrón cargado un bit por flanco. Así un solo cable puede llevar un byte completo a lo largo del tiempo.
| Clock | Q (out) | Register D3 D2 D1 D0 |
|---|---|---|
| reset (load 1011) | 1 | 1 0 1 1 |
| 1 | 1 | 0 1 0 1 |
| 2 | 1 | 0 0 1 0 |
| 3 | 0 | 0 0 0 1 |
| 4 | 1 | 0 0 0 0 |
Desplazamiento a la derecha, LSB primero
Internamente cada flanco ejecuta valor = valor >> 1, y Q presenta siempre el LSB actual. Como el bit menos significativo sale primero, el SIPO receptor debe rearmar la palabra en el mismo orden. Sincroniza los dos relojes y tendrás un enlace completo: el PISO serializa en un extremo y el SIPO deserializa en el otro.
Un enlace paralelo a serie
Carga una palabra paralela desde varios interruptores en el PISO y luego sácala por un solo cable hacia un LED o hacia un registro SIPO lejano. Enviar N bits por una sola línea en lugar de N cables es justo el truco detrás de SPI, UART y los controladores de LED con registro de desplazamiento: cambia tiempo por pines, reduciendo drásticamente el cableado que necesita un sistema.
Citas
- Maity, H., Banerjee, S., Biswas, A., Pal, A., & Bhattacharjee, A. K. (2020). Design of reversible shift register using reduced number of logic gates. Micro and Nanosystems, 12(1), 42-48.. Referencia 1
- Katz, R. H., & Borriello, G. (2005). Contemporary logic design (2nd ed.). Pearson Prentice Hall.. Referencia 2