Latch D
El latch D es un elemento de almacenamiento sensible al nivel, el primo transparente del flip-flop D. Mientras la entrada Enable está en alto el latch es «transparente» y Q simplemente sigue a D; cuando Enable pasa a bajo el latch se «cierra» y retiene el último valor que tuvo D. Las entradas asíncronas PRE y CLR fuerzan Q de inmediato (CLR gana). Como responde a todo el nivel alto de Enable y no a un solo flanco, un latch es más rápido y pequeño que un flip-flop disparado por flanco, pero mucho más sensible a los glitches de entrada, por lo que se usa deliberadamente, por ejemplo en relojes de dos fases y bancos de registros.
Transparente frente a opaco
Conecta D a un interruptor, Enable a otro y Q a un LED. Con Enable en alto, mover el interruptor cambia Q al instante: el latch es transparente. Pon Enable en bajo y el LED se congela en el valor que tuviera D, ignorando los cambios posteriores del interruptor. La tabla característica de abajo resume ambas fases.
| EN | D | Q |
|---|---|---|
| 0 | X | Q (hold) |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Temporización: latch frente a flip-flop
Observa la forma de onda: mientras Enable está en alto, Q sigue cada variación de D, así que un glitch en D durante esa ventana pasa directo. Un flip-flop disparado por flanco, en cambio, muestrearía D solo en un instante y rechazaría el glitch. Esta es la razón clave por la que los diseños síncronos prefieren flip-flops y usan latches solo donde la transparencia se busca a propósito.
Un registro latch de una palabra
Coloca varios latches D uno al lado del otro y une sus líneas Enable. Un solo pulso en el Enable compartido captura una palabra completa de varios bits a la vez, exactamente como se mantiene estable un bus de direcciones o datos mientras el resto del sistema lo lee. Los registros basados en latches como este cuestan menos área que los registros de flip-flops, por eso aparecen en estructuras densas como bancos de registros y cachés.
Citas
- Wakerly, J. F. (2018). Digital design: Principles and practices (5th ed.). Pearson.. Referencia 1
- Shannon, C. E. (1938). A symbolic analysis of relay and switching circuits. Transactions of the American Institute of Electrical Engineers, 57(12), 713-723.. Referencia 2
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson.. Referencia 3