Terminal de salida
Una sonda de solo lectura que muestra el valor presente en el cable o bus que la alimenta. Nunca genera una señal propia; solo informa si su entrada está en nivel lógico ALTO (1) o BAJO (0), o el número binario que transporta un bus de varios bits. Como una entrada, una salida puede asignarse a un pin del paquete para que el circuito terminado la exponga como resultado externo con nombre.
Leer un solo bit
Conecta cualquier señal de 1 bit a la salida. Muestra 1 cuando esa señal está en nivel lógico ALTO y 0 cuando está en BAJO, actualizándose en vivo mientras el circuito corre. Como solo observa, conectarla nunca cambia el valor del cable.
Mostrar un bus de 4 bits
Sube el ancho de la salida a 4 y aliméntala con un bus. Lee todo el bus como un número binario: el valor 1011 aparece como 11 en decimal o B en hexadecimal. Es la forma estándar de observar el resultado de un sumador, contador o bloque aritmético sin separar el bus.
Nombrar un resultado externo
Asigna la salida a un pin del paquete y ponle una etiqueta. Cuando el circuito se empaqueta como subcircuito reutilizable, esa terminal se convierte en un pin con nombre en el borde del bloque, la contraparte de un pin de entrada. Así un módulo diseñado presenta sus resultados calculados al exterior.
Citas
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson. Referencia 1
- Horowitz, P., & Hill, W. (2015). The art of electronics (3rd ed.). Cambridge University Press. Referencia 2