Contador
El contador es un contador ascendente síncrono ya hecho. En cada flanco de subida del reloj incrementa su valor almacenado y lo presenta en el bus Value; cuando la cuenta llega a la entrada Max Value, vuelve a 0 en el siguiente flanco. Un Reset asíncrono fuerza la cuenta a 0 de inmediato, anulando el reloj, y una salida Zero se pone en alto cuando la cuenta es 0. Empaqueta toda una cadena de flip-flops y compuertas en un solo bloque, ideal para temporización, direccionamiento, conteo de eventos y secuenciación.
Contar pulsos de reloj
Conecta un Clock a la entrada CLK y lee el bus Value en un Output o un display de 7 segmentos. Cada flanco de subida avanza la cuenta en uno. Activa Reset (o pulsa la entrada Reset) para volver directo a 0 sin esperar un flanco de reloj: eso significa «asíncrono» aquí.
Reinicio en el Valor Máximo
Introduce un Max Value para fijar el tope del rango. Un contador de 3 bits con Max Value 5, por ejemplo, recorre 0-1-2-3-4-5 y luego vuelve a 0, dando un ciclo módulo 6 útil para cosas como un secuenciador de 6 estados. El indicador Zero pulsa una vez por ciclo, y puedes usarlo como acarreo hacia un segundo contador para ampliar el rango.
| Edge | Count (Max=5) |
|---|---|
| 0 | 0 |
| 1 | 1 |
| 2 | 2 |
| 3 | 3 |
| 4 | 4 |
| 5 | 5 |
| 6 | 0 (wrap) |
Un contador visible en un display
Encadena Clock, Counter y un display de 7 segmentos: el reloj marca, el contador incrementa y el display muestra un total en marcha en hexadecimal. Habilita el reloj con un Button a través de una compuerta AND y tendrás un contador de eventos que solo avanza mientras se presiona, el núcleo de un cronómetro, un marcador o un conteo de producción.
Citas
- Park, C.-M. (2010). A study on counter design using sequential systems based on synchronous techniques. Journal of Information and Communication Convergence Engineering, 8(4), 421-425.. Referencia 1
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson.. Referencia 2