Buffer de tres estados
Es una conexión conmutable más que una función lógica: mientras EN está en HIGH la salida Q repite la entrada D sin cambios, y mientras EN está en LOW la salida deja de excitar por completo y queda flotante en alta impedancia (Z). Ese tercer estado es lo que permite que varios dispositivos compartan un mismo bus: cada uno lo excita solo cuando está habilitado y el resto se mantiene al margen.
Los tres estados
Conecta un switch a D y otro a EN, y un LED a Q. Con EN en HIGH el LED sigue exactamente a D, como si el buffer fuera un cable. Baja EN a LOW y Q deja de excitar: ya no es 0 ni 1, está desconectado. Ten presente que Z no es lo mismo que 0 — nada está manteniendo la línea abajo, simplemente queda flotando.
| EN | D | Q |
|---|---|---|
| 0 | 0 | Z |
| 0 | 1 | Z |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Dos fuentes, un bus
Coloca dos buffers de tres estados uno junto al otro y une sus salidas al mismo cable. Excita las dos entradas EN con una señal y su inversa, de modo que exactamente un buffer esté habilitado en cada momento. El cable compartido transporta entonces la fuente que esté seleccionada. Esta es la idea completa detrás de un bus de datos, y solo funciona porque el buffer deshabilitado suelta de verdad la línea en lugar de excitar un 0 contra la otra fuente.
Buses y contención
Aumenta el ancho de bits del buffer y controla un bus completo de una vez, con todas las líneas conmutando juntas. El modo de falla a vigilar es la contención: si dos buffers quedan habilitados a la vez y no coinciden, pelean por el mismo cable. En hardware real eso puede causar daño; aquí el conflicto se señala en su lugar. La protección habitual es un decodificador excitando las habilitaciones, que por construcción activa solo una.
Citas
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson. Referencia 1
- Harris, D. M., & Harris, S. L. (2012). Digital design and computer architecture (2nd ed.). Morgan Kaufmann. Referencia 2