Decodificador de lineas
Un decodificador activa exactamente una de sus lineas de salida, elegida por el valor binario de su entrada. Una entrada de n bits activa una de 2^n salidas, produciendo un patron one-hot. Los decodificadores traducen codigos binarios compactos en lineas de control individuales y son la contraparte de los codificadores.
Decodificador 2 a 4
Una entrada de 2 bits selecciona una de cuatro salidas. Solo la linea indicada queda en alto mientras las demas quedan en bajo, un codigo one-hot. La entrada 10 activa solo Y2.
| A1 | A0 | Y3 | Y2 | Y1 | Y0 |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |
Decodificador 3 a 8
Tres bits de entrada direccionan ocho salidas. El codigo 101 activa exactamente Y5. Con una entrada de habilitacion el decodificador funciona tambien como demultiplexor 1 a 8, y cada salida es un minterm de las variables de entrada.
Decodificacion de direcciones de memoria
En un sistema de memoria los bits altos de direccion alimentan un decodificador cuyas salidas son las lineas de chip-select: cada codigo habilita exactamente un banco de RAM o ROM mientras los bits bajos eligen la celda interna. Como cada salida es un minterm, los decodificadores tambien construyen funciones logicas arbitrarias con compuertas OR.
Citas
- Shannon, C. E. (1938). A symbolic analysis of relay and switching circuits. Referencia 1
- Texas Instruments (2003). SN74HC138: 3-line to 8-line decoders/demultiplexers [Data sheet]. Referencia 2
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson.