Registrador de deslocamento PISO
Um registrador de deslocamento PISO (entrada paralela, saída serial) faz o oposto de um SIPO. Ativar Reset carrega todas as N entradas paralelas D no registrador de uma vez; depois, a cada borda de subida do clock, ele desloca a palavra para a direita e apresenta um bit por vez na única saída serial Q, começando pelo bit menos significativo. Após N clocks, toda a palavra saiu em série. Registradores PISO transformam uma palavra paralela em um fluxo serial, a metade transmissora da conversão paralelo-série e a base dos enlaces de dados seriais.
Carregar em paralelo, sair em série
Configure as entradas D com chaves para formar uma palavra e depois pulse Reset para carregá-la. Agora cada borda de subida do clock empurra um bit pela saída serial Q, começando pelo menos significativo. Observe Q em um LED enquanto aplica o clock: ele reproduz o padrão carregado um bit por borda. É assim que um único fio pode transportar um byte inteiro ao longo do tempo.
| Clock | Q (out) | Register D3 D2 D1 D0 |
|---|---|---|
| reset (load 1011) | 1 | 1 0 1 1 |
| 1 | 1 | 0 1 0 1 |
| 2 | 1 | 0 0 1 0 |
| 3 | 0 | 0 0 0 1 |
| 4 | 1 | 0 0 0 0 |
Deslocamento à direita, LSB primeiro
Internamente cada borda executa valor = valor >> 1, e Q apresenta sempre o LSB atual. Como o bit menos significativo sai primeiro, o SIPO receptor deve remontar a palavra na mesma ordem. Sincronize os dois clocks e você terá um enlace completo: o PISO serializa em uma ponta e o SIPO desserializa na outra.
Um enlace paralelo-série
Carregue uma palavra paralela de várias chaves no PISO e depois envie-a por um único fio para um LED ou para um registrador SIPO distante. Enviar N bits por uma única linha em vez de N fios é exatamente o truque por trás de SPI, UART e drivers de LED com registrador de deslocamento: troca tempo por pinos, reduzindo drasticamente a interconexão que um sistema precisa.
Citações
- Maity, H., Banerjee, S., Biswas, A., Pal, A., & Bhattacharjee, A. K. (2020). Design of reversible shift register using reduced number of logic gates. Micro and Nanosystems, 12(1), 42-48.. Referência 1
- Katz, R. H., & Borriello, G. (2005). Contemporary logic design (2nd ed.). Pearson Prentice Hall.. Referência 2