Flip-flop JK
O flip-flop JK é o mais versátil dos flip-flops síncronos. A cada borda de subida do clock, suas duas entradas selecionam uma de quatro ações: J=0 K=0 mantém, J=1 K=0 seta Q em 1, J=0 K=1 zera Q e J=1 K=1 alterna Q. Ele elimina o estado proibido do flip-flop SR redefinindo essa combinação como uma alternância útil. As entradas assíncronas PRE e CLR sobrepõem o clock (CLR vence). Qualquer outro flip-flop pode ser construído a partir de um JK, por isso é um primitivo predileto para ensino e projeto de contadores.
Os quatro modos JK
Alimente J e K a partir de dois interruptores e CLK a partir de um Clock. Teste cada combinação e observe Q na próxima borda: manter, setar, resetar, alternar. A tabela característica abaixo resume os quatro comportamentos em termos do próximo estado Q(t+1). Note que J=1 K=1 produz a mesma alternância divide-por-dois de um flip-flop T.
| J | K | Q(t+1) |
|---|---|---|
| 0 | 0 | Q(t) (hold) |
| 0 | 1 | 0 (reset) |
| 1 | 0 | 1 (set) |
| 1 | 1 | Q'(t) (toggle) |
Excitação com condições irrelevantes
A tabela de excitação JK é rica em condições irrelevantes (X): para levar Q de 0 a 1 basta J=1 e K pode ser qualquer valor, e assim por diante. Essas condições irrelevantes dão mais liberdade ao minimizador lógico, e por isso contadores e máquinas de estados baseados em JK costumam precisar de menos portas do que os baseados em D.
| Q(t) | Q(t+1) | J | K |
|---|---|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |
Um contador síncrono
Dê a cada flip-flop JK o mesmo clock e use portas AND para que o estágio n alterne apenas quando todos os estágios inferiores valem 1. Como todos os bits são sincronizados juntos, mudam na mesma borda sem atraso em cadeia, produzindo uma contagem limpa e rápida. Esse padrão de contador síncrono, feito de primitivos JK, é o modelo por trás de peças de catálogo como o 74LS163.
Citações
- Eccles, W. H., & Jordan, F. W. (1919). A trigger relay utilising three-electrode thermionic vacuum tubes. Radio Review, 1(3), 143-146.. Referência 1
- Katz, R. H., & Borriello, G. (2005). Contemporary logic design (2nd ed.). Pearson Prentice Hall.. Referência 2
- Shannon, C. E. (1938). A symbolic analysis of relay and switching circuits. Transactions of the American Institute of Electrical Engineers, 57(12), 713-723.. Referência 3