Latch D
O latch D é um elemento de armazenamento sensível ao nível, o primo transparente do flip-flop D. Enquanto a entrada Enable está em alto o latch é «transparente» e Q simplesmente segue D; quando Enable vai a baixo o latch se «fecha» e mantém o último valor que D teve. As entradas assíncronas PRE e CLR forçam Q imediatamente (CLR vence). Por responder a todo o nível alto de Enable e não a uma única borda, um latch é mais rápido e menor que um flip-flop disparado por borda, mas muito mais sensível a glitches de entrada, por isso é usado deliberadamente, por exemplo em clocks de duas fases e bancos de registradores.
Transparente versus opaco
Conecte D a uma chave, Enable a outra e Q a um LED. Com Enable em alto, mover a chave muda Q instantaneamente: o latch é transparente. Coloque Enable em baixo e o LED congela no valor que D tinha, ignorando mudanças posteriores da chave. A tabela característica abaixo resume as duas fases.
| EN | D | Q |
|---|---|---|
| 0 | X | Q (hold) |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Temporização: latch versus flip-flop
Observe a forma de onda: enquanto Enable está em alto, Q acompanha cada variação de D, então um glitch em D nessa janela passa direto. Um flip-flop disparado por borda, por outro lado, amostraria D apenas em um instante e rejeitaria o glitch. Essa é a razão principal pela qual projetos síncronos preferem flip-flops e usam latches apenas onde a transparência é desejada de propósito.
Um registrador latch de uma palavra
Coloque vários latches D lado a lado e una suas linhas Enable. Um único pulso no Enable compartilhado captura uma palavra inteira de vários bits de uma vez, exatamente como um barramento de endereços ou dados é mantido estável enquanto o resto do sistema o lê. Registradores baseados em latches como este custam menos área que registradores de flip-flops, por isso aparecem em estruturas densas como bancos de registradores e caches.
Citações
- Wakerly, J. F. (2018). Digital design: Principles and practices (5th ed.). Pearson.. Referência 1
- Shannon, C. E. (1938). A symbolic analysis of relay and switching circuits. Transactions of the American Institute of Electrical Engineers, 57(12), 713-723.. Referência 2
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson.. Referência 3