Decodificador de linhas
Um decodificador ativa exatamente uma de suas linhas de saida, escolhida pelo valor binario de sua entrada. Uma entrada de n bits ativa uma de 2^n saidas, produzindo um padrao one-hot. Decodificadores traduzem codigos binarios compactos em linhas de controle individuais e sao a contraparte dos codificadores.
Decodificador 2 para 4
Uma entrada de 2 bits seleciona uma de quatro saidas. Apenas a linha indicada fica alta enquanto as outras ficam baixas, um codigo one-hot. A entrada 10 ativa apenas Y2.
| A1 | A0 | Y3 | Y2 | Y1 | Y0 |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |
Decodificador 3 para 8
Tres bits de entrada enderecam oito saidas. O codigo 101 ativa exatamente Y5. Com uma entrada de habilitacao o decodificador tambem funciona como demultiplexador 1 para 8, e cada saida e um minterm das variaveis de entrada.
Decodificacao de enderecos de memoria
Em um sistema de memoria os bits altos de endereco alimentam um decodificador cujas saidas sao as linhas de chip-select: cada codigo habilita exatamente um banco de RAM ou ROM enquanto os bits baixos escolhem a celula interna. Como cada saida e um minterm, decodificadores tambem constroem funcoes logicas arbitrarias com portas OR.
Citações
- Shannon, C. E. (1938). A symbolic analysis of relay and switching circuits. Referência 1
- Texas Instruments (2003). SN74HC138: 3-line to 8-line decoders/demultiplexers [Data sheet]. Referência 2
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson.