Registre à décalage SIPO
Un registre à décalage SIPO (entrée série, sortie parallèle) accepte un bit à la fois sur son entrée série DATA et décale le mot mémorisé vers la gauche à chaque front montant de l'horloge, de sorte que le bit le plus récent entre en position Q0 et que les anciens bits remontent vers Q(N-1). Après N coups d'horloge, le mot entier est disponible en parallèle sur les N sorties Q. Un Reset asynchrone remet le registre à 0. Les registres SIPO transforment une seule ligne série en un mot parallèle, la moitié réceptrice de la conversion série-parallèle.
Entrée série, sortie parallèle
Pilotez DATA depuis un interrupteur, CLK depuis une Clock et placez une LED sur chaque sortie Q. Fixez DATA et impulsez l'horloge : le bit injecté allume Q0 et, au coup suivant, passe à Q1 tandis qu'un nouveau bit entre en Q0. Après quelques coups, la rangée de LED montre le flux série étalé en parallèle. Impulsez Reset pour vider tout le registre.
| Clock | DATA | Q3 Q2 Q1 Q0 |
|---|---|---|
| reset | - | 0 0 0 0 |
| 1 | 1 | 0 0 0 1 |
| 2 | 0 | 0 0 1 0 |
| 3 | 1 | 0 1 0 1 |
| 4 | 1 | 1 0 1 1 |
Observer le décalage des bits
Chaque front montant exécute valeur = (valeur << 1) | DATA, masquée sur N bits. Le registre se comporte donc comme une fenêtre glissante sur les N derniers bits série. Injectez un motif connu et vous le verrez défiler sur les sorties d'une position par coup d'horloge, exactement comme un récepteur réassemble un octet arrivant bit à bit.
Un compteur en anneau
Renvoyez la dernière sortie Q(N-1) vers l'entrée DATA et préchargez un unique 1. Ce bit solitaire circule alors dans le registre, un pas par coup d'horloge, de sorte qu'exactement une sortie est haute à la fois dans un motif rotatif sans fin. Ce compteur en anneau est un séquenceur one-hot compact, parfait pour piloter les phases d'un moteur pas à pas, balayer un clavier ou allumer des LED en chenillard.
Citations
- Maity, H., Banerjee, S., Biswas, A., Pal, A., & Bhattacharjee, A. K. (2020). Design of reversible shift register using reduced number of logic gates. Micro and Nanosystems, 12(1), 42-48.. Référence 1
- Wakerly, J. F. (2018). Digital design: Principles and practices (5th ed.). Pearson.. Référence 2