Compteur
Le compteur est un compteur ascendant synchrone prêt à l'emploi. À chaque front montant d'horloge, il incrémente sa valeur mémorisée et la présente sur le bus Value ; lorsque le comptage atteint l'entrée Max Value, il repasse à 0 au front suivant. Un Reset asynchrone force le comptage à 0 immédiatement, prioritaire sur l'horloge, et une sortie Zero passe à l'état haut dès que le comptage vaut 0. Il regroupe toute une chaîne de bascules et de portes en un seul bloc, idéal pour la temporisation, l'adressage, le comptage d'événements et le séquencement.
Compter les impulsions d'horloge
Reliez une Clock à l'entrée CLK et lisez le bus Value sur une Output ou un afficheur 7 segments. Chaque front montant avance le comptage d'une unité. Activez Reset (ou impulsez l'entrée Reset) pour revenir directement à 0 sans attendre un front d'horloge : c'est le sens d'asynchrone ici.
Bouclage à la Valeur Max
Fournissez une Max Value pour fixer le haut de la plage. Un compteur 3 bits avec Max Value 5, par exemple, parcourt 0-1-2-3-4-5 puis boucle à 0, donnant un cycle modulo 6 utile pour un séquenceur à 6 états. Le drapeau Zero s'active une fois par cycle, utilisable comme retenue vers un second compteur pour étendre la plage.
| Edge | Count (Max=5) |
|---|---|
| 0 | 0 |
| 1 | 1 |
| 2 | 2 |
| 3 | 3 |
| 4 | 4 |
| 5 | 5 |
| 6 | 0 (wrap) |
Un comptage affiché à l'écran
Chaînez Clock, Counter et un afficheur 7 segments : l'horloge égrène, le compteur s'incrémente et l'afficheur montre un total courant en hexadécimal. Conditionnez l'horloge par un Button via une porte ET et vous obtenez un compteur d'événements qui n'avance que pendant l'appui, le cœur d'un chronomètre, d'un tableau de score ou d'un comptage de production.
Citations
- Park, C.-M. (2010). A study on counter design using sequential systems based on synchronous techniques. Journal of Information and Communication Convergence Engineering, 8(4), 421-425.. Référence 1
- Mano, M. M., & Ciletti, M. D. (2018). Digital design: With an introduction to the Verilog HDL, VHDL, and SystemVerilog (6th ed.). Pearson.. Référence 2